电源极性不得接反，否则将损坏集成块。使用IC插座时，管脚顺序不允许插反。

2.焊接

焊接时，应采用20W内热式电烙铁，烙铁外壳需接地线，防止因漏电而损坏集成电路。每次焊接时间应控制在3~5s内。为了安全起见，也可先拔下烙铁插头，利用烙铁的余热进行焊接。严禁在电路通电时进行焊接。

3.未通电决不能送输入信号

在CMOS电路尚未接通电源时，决不可以将输入信号加到CMOS电路的输入端。如果信号源和CMOS电路各用一套电源，则应先接通CMOS电源，再接通信号源的电源；关机时，应先切断信号源电源，再关掉CMOS电源。

4.通电VDD与VSS不得短路

通电以后，不得将VDD(电源)与VSS（接地）短路，也不得将输出引脚与电源端短路，否则会损坏集成电路。

5.不用的输入端所接输入逻辑电平应适当

所有不同的输入端，均应根据实际情况接上适当的逻辑电平（VDD或VSS），不得悬空，否则电路的工作状态将不确定，并且会增加电路的功耗。

对于触发器，还应考虑控制端的直流偏置问题。一般可在控制端与VDD或VSS（根据具体情况而定）之间接一只100kΩ的电阻，触发信号则接到管脚上。这样才能保证在常态下电路状态是惟一的，一旦触发信号（脉冲）来到时，触发器便能正常翻转。

6.防感应电压

CMOS电路的栅极与基极之间。有一层厚度仅为0.1~0.2µm的二氧化硅绝缘层，由于CMOS电路的输入阻抗高，而输入电容又很小，只要在栅极上积有少量电荷，便可形成高压，将栅极击穿，造成永久性损坏。

由于人体能感应出几十伏的交流电压，衣服在摩擦时还能产生数千伏的静电，故尽量不要用手或身体接触CMOS电路的管脚。长期不用时，最好用锡纸将全部管脚短路后包好。塑料袋易产生静电，不宜用来包装集成电路。

7.正常接线

给数字CMOS集成电路接线时，外围元件应尽量靠近所连管脚，引线力求短捷，应尽量避免使用平行的长引线，否则极易引入较大的分布电容和分布电感，容易形成LC振荡。解决的方法是：在输入端串入10kΩ左右的电阻。

8.高速CMOS应注意电路结构

使用高速CMOS电路时，一定要注意电路结构和印制电路板的设计。输出引线过长，容易产生“振铃”现象，进而就会引起波形失真，严重时还会导致电路无法工作。

9.输入规则

·输入端接低内阻信号源时，应在输入端与信号源之间串接限流电阻。

·输入端接大电容时，为防止电容放电形成较大的瞬时电流，也应在输入端与电容之间串接限流电阻。如图1所示。

图1 输入端接大电容时串接电阻的方式示意图

如果输入端连接线较长时，为了防止在电路输入端产生附加振荡脉冲，也需在门电路输入端串接限流电阻。

10.输出规则

·除具有OD结构和三态输出结构的门电路之外，禁止将输出端并联使用。

·禁止输出端直接与VDD或VSS连接。

·为增加CMOS电路的驱动能力，同一芯片上的CMOS门允许并联在一起使用。不在同一芯片上的门电路不允许这样使用。

11.抗干扰能力

电源电压应保持在最大极限电压范围之内。电源电压越高，电路抗干扰能力就越强，允许的工作频率越高，但功耗会相应增大。

12.防止产生锁定效应

锁定效应也称为可控硅效应，是CMOS电路的一个特有问题，发生锁定效应应会造成器件永久损坏。它是由于对器件使用不当或受外界原因激发后，导致电源电压剧增。为了防止锁定效应，应对输入ui，输出uo电压做适当要求：

-VD<ui<VDD+VD

-VD<uo<VDD+VD

   VDD<VDDBR

式中 VD——电路中寄生三极管发射结导通电压；

     VDDBR——VDD的击穿电压。

同时，还应采取如下的措施：

·在电源输入端加去耦电路，防止VDD出现瞬时高压。

·在VDD与外电源之间加限流电阻，以保护芯片不致过流损坏。

·调试电路时应注意：接通与关闭电源的顺序。