Cadence日前发布了SPB 16.2版本，着力解决电流与芯片封装设计问题。这次的最新版本提供了高级IC封装/系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装/SiP的数字、模拟、RF和混合信号IC封装设计师的效率。
设计团队将会看到，新规则和约束导向型自动化能力的推出，解决了高密度互连（HDI）衬底制造的设计方法学问题，而这对于小型化和提高功能密度来说是一个重要的促进因素，因而得以使总体的封装尺寸大大缩小。通过促成团队型设计，多个设计师可以同时进行同一个设计，从而可以缩短设计周期，让总设计时间大大缩短，实现了快速上市。
当今业界围绕低功耗设计，尤其是在无线设备以及使用电池的设备中，高效的供电网络（PDN）对于满足功耗管理目标是至关重要的。新的电源完整性技术让设计师能够高效率地解决供电设计问题，实现用电的充分性、高效性和稳定性。
此外，通过与制造设备领先厂商Kulicke & Soffa达成协议，Cadence使用 Kulicke & Soffa认证的键合线IP配置库，实现
了DFM导向型键合线设计。
