信号完整性设计经典问题--深科特集团

一、SOCKET370引脚定义可以自己定义使用吗，INTEL应该有完全定义方式吧？哪里有SOCKET370用户手册？数字地和模拟地有甚摸具体意义上区别，它们两个如何相互连通和使用。
    可以到intel网站上去查找一下，也可用google到internet 上去查找有关socket370资料。关于数字地和模拟地主要是因为它们回流路径不一样以及为了避免相互之间干扰，需要对它们进行分开布局布线，最后通过一点将它们连接起来。
二、在设计PCB时，将CPU16位数据和24位地址总线用一个扩展接口引出，以期望能扩展多个其它外部设备。总线频率最高可达40MHz。我们希望使用比较通用连接器，因此打算采用PC104模块上所使用64pin长引脚连接器，引脚数量和扩展功能都能满足。请问专家：采用此连接器是否会制约总线频率？
    采用连接器肯定会对这些信号质量有影响，但是否制约总线频率，就要看设计好坏了。在设计时，要考虑串扰，反射、以及时序，对于连接器来说，就需要很好安排信号在连接器上分布，以及两边PCB走线。
三、很多SDRAM数据、地址总线上都串接了小电阻；这样做主要目是什么？串接电阻阻值应该怎么来确定？对于程序FLASH数据和地址总线需要这样做吗？
    不知道你具体拓扑结构，我觉得主要是限制信号反射和过冲。这要根据你拓扑结构以及芯片驱动能力及时序要求决定。
四、您不建议在走线密集信号层大面积敷铜主要考虑是什么？要对一些高频信号用敷铜接地来与其他信号隔离，是否就在其走线周围局部敷铜接地更好？
    已经是走线密集了，还怎么大面积敷铜？如果你要对一些高频信号进行隔离，在这些信号两边走地线就可以了，也不用敷铜。敷铜会占用较大布线空间，而且效果未必好。
四、是TR or TF决定该线路是否为高速信号，在信号测量中，经常会发现信号上升沿太缓慢,或出现抖动，那么他究竟有什么因素决定呢? 与逻辑们本身性能和负载大小有什么具体关系，以前在作阻抗匹配时候会发现加大了窜连珠智慧会增大TR。
    决定因素很多，例如你负载是否太重，你匹配是否合适，芯片驱动能力等等。这个要分DC和AC来分析，我们在设计时主要看AC，驱动外负载在芯片Switch时，可等效为阻容电路，实际就是驱动芯片对这个阻容充放电能力。加大串连电阻阻值，RC电路时间常数显然会增加，你上升下降沿自然会变缓。
五、关于传输线阻抗匹配我始终有些问题，比如一个USBD 和D-信号（现在给他们端接电阻都为22欧姆），这个22欧姆匹配电阻是怎么计算得出？如果我将这两个电阻去掉会对信号有什么影响？而如果我将其阻值改为50欧姆又会出现什么情况？源端和负载端阻抗是怎么计算？怎么用他们来确定要用来匹配电阻值？
    我对USB没有仔细研究，你说端接是指源端端接？不过我想这个22欧姆电阻主要是根据PCB上走线以及USB芯片电气特性得出。你说端接是指源端端接话，并且22欧姆是良好匹配，你去掉这个电阻会看到信号会有过冲。换成50欧姆，信号沿将变很缓，影响USB性能。源端和负载端阻抗是芯片特征，一般根据IBIS模型可以得出其相应特征。一般来说要求源端阻抗、传输线阻抗以及负载端阻抗一致，如果不一致话，就需要进行匹配，匹配电阻值，就是根据这几个阻抗差别来确定。